

(19) 世界知的所有権機関  
国際事務局(43) 国際公開日  
2005 年 12 月 8 日 (08.12.2005)

PCT

(10) 国際公開番号  
WO 2005/116300 A1(51) 国際特許分類<sup>7</sup>: C25D 7/00, H01L 23/50

(21) 国際出願番号: PCT/JP2005/009286

(22) 国際出願日: 2005 年 5 月 16 日 (16.05.2005)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:  
特願2004-154656 2004 年 5 月 25 日 (25.05.2004) JP

(71) 出願人 (米国を除く全ての指定国について): 新光電気工業株式会社 (SHINKO ELECTRIC INDUSTRIES CO., LTD.) [JP/JP]; 〒3812287 長野県長野市小島田町 8 0 番地 Nagano (JP).

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 関 和光 (SEKI, Kazumitsu) [JP/JP]; 〒3812287 長野県長野市小島田町 8 0 番地 新光電気工業株式会社内 Nagano (JP). 吉江 崇 (YOSHIE, Takashi) [JP/JP]; 〒3812287 長野県長野市小島田町 8 0 番地 新光電気工業株式会社内 Nagano

(JP). 呉 宗昭 (KURE, Muneaki) [JP/JP]; 〒3812287 長野県長野市小島田町 8 0 番地 新光電気工業株式会社内 Nagano (JP).

(74) 代理人: 青木 篤, 外 (AOKI, Atsushi et al.); 〒1058423 東京都港区虎ノ門三丁目 5 番 1 号 虎ノ門 3 7 森ビル 青和特許法律事務所 Tokyo (JP).


(81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

[続葉有]

(54) Title: EXTERNAL PALLADIUM PLATING STRUCTURE OF SEMICONDUCTOR COMPONENT AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD

(54) 発明の名称: 半導体部品の外装パラジウムめっき構造及び半導体装置の製造方法



(57) Abstract: In an external plating structure of a semiconductor package, a Pd or Pd alloy film is used as a material replacing the conventional solder plating as a soldering metal. The highly reliable semiconductor component external plating structure is provided without causing problems, such as short-circuiting, due to whiskers, etc. between terminals. In the external plating structure, on the surfaces of the external connecting terminals (10, 12)

of the semiconductor component using copper or copper alloy material, Pd or Pd alloy (26) is used, replacing the conventional solder plating as a soldering metal. In the case of forming a plating film having a thickness of  $0.3 \mu\text{m}$  or less, plating is performed between the material and the plated Pd or Pd alloy layer, without having a base layer or an intermediate metal layer in between. On the plating film, depending on a case, an Au or Au alloy plating (28) having a thickness of  $0.1 \mu\text{m}$  or less is further formed.(57) 要約: 半導体パッケージの外装めっき構造において、ロウ付け金属としての従来のはんだめっきに代わる材料として、Pd又はPd合金皮膜を用い、端子間におけるウISKー等による短絡等の問題を生ずることなく、信頼性の高い半導体部品の外装めっき構造を提供する。本発明の外装めっき構造では、銅又は銅合金系素材を使用した半導体部品の外部接続端子 (10, 12) の表面に、ロウ付け金属としての従来のはんだめっきに代わる材料として、Pd又はPd合金 (26) を用い、 $0.3 \mu\text{m}$ 以下の厚さのめっき皮膜を形成する場合に、前記素材とめっきしたPd又はPd合金層との間に、下地層又は中間金属層を介在させることなく、前記めっきを施す、また場合によっては、更にその上に $0.1 \mu\text{m}$ 以下のAu又はAu合金めっき (28) を施す。

WO 2005/116300 A1



添付公開書類:  
— 国際調査報告書

2文字コード及び他の略語については、定期発行される各*PCT*ガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

## 明 細 書

半導体部品の外装パラジウムめっき構造及び半導体装置の製造方法

## 技術分野

本発明は、リードフレーム等の半導体部品又は半導体パッケージの外部接続端子を構成している素材表面にパラジウム又はパラジウム合金めっきを施す、外装パラジウムめっき構造及び半導体装置の製造方法に関する。

## 背景技術

従来、集積回路（IC）パッケージ等の半導体部品をはんだ、ロウ付け等により基板に実装する場合には、環境保護の観点から鉛を含まない状態で接合するようにした実装方式が一般化しつつある。したがって、ICパッケージの端子部に施される、外装はんだめっきにおいては、Sn/Pb（錫・鉛）はんだめっきに代わり、Sn/Ag（錫・銀）、Sn/Bi（錫・ビスマス）、Sn/Cu（錫・銅）めっき等が使用されるに至っている。

しかしながら、これらの鉛を含まないはんだめっきにより接合しようとする場合は、ノジュール（塊の形成）や異常析出によるバリが、外部端子を成形する際に、めっき滓となって、端子間の短絡を引き起こしたり、実装後はんだめっき部から発生するウィスカーが端子との間で短絡を引き起こす等、しばしば重大な問題が生ずることがあった。また、鉛成分を含まないはんだめっき浴はその管理が難しく、現在に至るまで安定してめっき皮膜を析出させることが出来ないのが実情であった。

また、鉛を含まない外装はんだめっきとして、パラジウム（Pd

）又はPd合金皮膜を事前にめっきしたPd-P-P-F (Pd Pre-Plated Lead Frame) と呼ばれているリードフレームが知られている（特開平4-115558号公報参照）。しかしながら、従来のPd-P-P-Fでは、ICパッケージ組立加工工程、特にリフローによる半導体素子等の搭載工程における熱履歴にリードフレームの銅基材が耐え得るように下地金属としてニッケル（Ni）を用いなければならなかった。即ち、リフロー工程等のように比較的高い温度の熱履歴が作用した際に、リードフレーム基材である銅又は銅合金がパラジウム（Pd）又はPd合金皮膜へ、或いはその上層へ拡散するのを下地ニッケル層により防止する必要があった。

上述したように、従来の半導体パッケージの外装めっき構造において、環境保護の観点から鉛を使用しない場合はウィスカ等の発生により端子間の短絡の問題があり、また基材である銅又は銅合金にパラジウム（Pd）又はPd合金めっき皮膜を形成する場合は、銅のPdへの或いはその上層へ拡散するのを防止するために、Pd又はPd合金皮膜の下地層としてニッケル層を設ける必要があった（特開平4-115558号公報参照）。

## 発明の開示

そこで、本発明では、半導体パッケージの外装めっき構造において、ロウ付け金属としての従来のはんだめっきに代わる材料としてPd又はPd合金皮膜を用い、しかも従来のNi, Pd, Auめっきを施した3層めっきリードフレームに代表されるPd-P-P-F (Pd Pre-Plated Lead Frame) と同様に、端子間におけるウィスカ等による短絡等の問題を生ずることなく、信頼性の高い半導体パッケージを提供することができ、かつ半導体パッケージの組立後の外装工程の安定化を図ることのできる、半導体部品の外装めっき

構造を提供することを目的とする。

上記の目的を達成するために、本発明によれば、銅又は銅合金系素材を使用した半導体パッケージの外部接続端子の表面に、厚さ  $0.3\ \mu\text{m}$  以下の Pd 又は Pd 合金めっきを施すにあたって、前記素材とめっきした Pd 又は Pd 合金層との間に、下地層又は中間金属層を介在させることなく、前記めっきを施したことを特徴とする外装パラジウムめっき構造が提供される。

この場合において、前記 Pd 又は Pd 合金層の上面に、このパッケージを実装する基板側のはんだとの濡れ性を向上するために、厚さ  $0.1\ \mu\text{m}$  以下の Au 又は Au 合金めっきを施すことを特徴とする。

また、本発明では、鉄又は鉄ニッケル系素材を使用した半導体パッケージの外部接続端子の表面に、厚さ  $0.3\ \mu\text{m}$  以下の Pd 又は Pd 合金めっきを施すにあたって、前記素材とめっきした Pd 又は Pd 合金層との間に、下地層又は中間金属層を介在させることなく、前記めっきを施したことを特徴とする外装パラジウムめっき構造が提供される。

さらに、本発明の外装パラジウムめっき構造は、前記 Pd 又は Pd 合金層の上面に、このパッケージを実装する基板側のはんだとの濡れ性を向上するために、厚さ  $0.1\ \mu\text{m}$  以下の Au 又は Au 合金めっきを施すことを特徴とする。

また、本発明によると、銅又は銅合金系素材を使用した半導体パッケージの外部接続端子の表面に、厚さ  $0.3\ \mu\text{m}$  以下の Pd 又は Pd 合金めっきを施すにあたって、少なくとも半導体チップを搭載するダイ付け、ワイヤーボンディング、及び樹脂封止、の工程の終了後に、前記外部接続端子の素材表面と、めっきを施す Pd 又は Pd 合金層との間に、下地層又は中間金属層を介在させることなく、

前記めっきを施すことを特徴とする半導体パッケージの製造方法が提供される。

更にまた、本発明によると、鉄又は鉄ニッケル系素材を使用した半導体パッケージの外部接続端子の表面に、厚さ  $0.3 \mu\text{m}$  以下の Pd 又は Pd 合金めっきを施すにあたって、

少なくとも半導体チップを搭載するダイ付け、ワイヤーボンディング、及び樹脂封止、の工程の終了後に、前記外部接続端子の素材表面と、めっきを施す Pd 又は Pd 合金層との間に、下地層又は中間金属層を介在させることなく、前記めっきを施すことを特徴とする半導体パッケージの製造方法が提供される。

以下、添付図面を参照して本発明の実施の形態について詳細に説明する。

#### 図面の簡単な説明

図 1 は、本発明の外装パラジウムめっき構造を採用することのできる半導体部品、特にリードフレームの平面図である。

図 2 a 及び 2 b は、従来の外装パラジウムめっき構造の 2 つの例を断面図で示す。

図 3 は、本発明の第 1 実施形態に係る外装パラジウムめっき構造の断面図である。

図 4 は、本発明の第 2 実施形態に係る外装パラジウムめっき構造の断面図である。

図 5 は、本発明の外装パラジウムめっき構造を採用した半導体装置の外観を示す。

#### 発明を実施するための最良の形態

図 1 は本発明の半導体パッケージの外装パラジウムめっき構造を

採用することのできるリードフレームの平面図である。

図 1 に示すリードフレーム 10 において、12 はアウターリード、14 はインナーリード、16 は半導体チップ（図示せず）が搭載されるチップ搭載部でサポートバー 18 によりレール 20、20 に接続されている。22 はダムバーである。

リードフレーム 10 上には、チップ搭載部 16 に半導体チップが搭載され、この半導体チップとインナーリード 14 とがワイヤで接続され、半導体チップ、ワイヤおよびインナーリード 14 が封止樹脂により封止されて半導体装置が完成される。この半導体装置のアウターリード 12 上にはあらかじめはんだ皮膜が形成されるか、或いは半導体装置の基板への実装時にはんだ皮膜が形成されて基板上の所定位置にはんだ付けされる。

本発明の実施形態では、樹脂により封止した後のアウターリード 12 上に、Ni 層等の下地層又は中間層を介在させることなく Pd または Pd 合金皮膜を形成し、場合によっては、さらにその上に Au めっき皮膜を薄く形成する。

リードフレームの素材は特に限定されることなく、Cu または Cu 合金、Fe-Ni 合金など通常用いられる素材を使用できる。

図 2 a 及び 2 b は従来の半導体パッケージ又はリードフレームの外装はんだめっき構造の概略断面図、図 3 は本発明の半導体パッケージの外装はんだめっき構造の第 1 実施形態の概略断面図、図 4 は第 2 実施形態の概略断面図、図 5 は樹脂により封止した半導体装置の外観図である。

図 2 a の従来技術においては、リードフレームの端子部の Cu 基材又は Fe-Ni 系合金基材 10 に、厚さ 10  $\mu$ m 程度のはんだめっき層 24 を形成している。しかしながら、前述のように、本発明では、環境等の観点から、図 3 に示すように、鉛を使用せずに、C

u系基材又はFe-Ni系合金基材に直接Pd又はPd合金層をめっきにより形成している。また、本発明においては、図2bに示す、特開平4-115558号公報に開示されている構造のように、リードフレーム基材（アウターリード）10（12）上に、Ni層32を介在させて、Pdめっき層26を形成し更にその上にAu層28を形成するのではなく、Ni層を介在させないで直接Pd又はPd合金層26を形成している。

即ち、図3に示す本発明の第1実施形態では、半導体装置のリードフレームのアウターリード端子部のCu基材又はFe-Ni系合金基材10（12）に、厚さ0.3 $\mu$ m以下のパラジウム（Pd）めっき層又はPd合金めっき層26を形成している。このPd又はPd合金めっき層26の厚さは実際上は0.05 $\mu$ m程度でその役割を果たす。

また、図4に示す本発明の第2実施形態では、第1実施形態と同様、半導体装置のリードフレームのアウターリード端子部のCu基材又はFe-Ni系合金基材10（12）に、厚さ0.3 $\mu$ m以下の厚さでパラジウム（Pd）めっき層又はPd合金めっき層26を形成し、更に、その上面に、0.1 $\mu$ m以下の厚さでAuめっき層28を形成したものである。実際上、このAuめっき層28の厚さは、0.001 $\mu$ m～0.1 $\mu$ mであり、最も薄い場合は、Au原子1個ずつの厚みに相当するものとなる。また、この第2実施形態においても、Pd又はPd合金めっき層26の厚さは0.05 $\mu$ m程度で良い。

このように、従来のはんだめっきに代わる材料としてPd又はPd合金皮膜を用いた、リードフレーム等における3層Pd-P-PF（Pd Pre-Plated Lead Frame）構造は、図2bに示すように、基材の銅（Cu）10（12）の上に、下地金属のニッケル（Ni



） 3 2 と、中間層のパラジウム（P d） 2 6 と、最上層の金（A u） 2 8 からなる構造となっている。このような 3 層 P d－P P F の利点は、半導体パッケージの組立工程に入る前からリードフレームにリフローによって外部端子と基板を接合可能なめっきを施しておくことにより、組立後におけるめっきプロセスを省略できることである。

しかしながら、組立工程においては、半導体チップを搭載するダイ付け工程、ワイヤーボンディング工程、樹脂封止工程等、非常に多くの熱履歴が加わることとなる。この熱履歴からリードフレームの酸化を防ぎ、組立後に良好なはんだ濡れ性を確保する為に、C u の拡散防止層として N i が、また N i の拡散防止層として P d が、そして更に P d の拡散防止層として A u が施される。

本発明では、半導体パッケージの組立工程後に、図 3 のように、パッケージの端子部 1 0 （1 2）に P d めっき 2 6、又は図 4 のように P d めっき 2 6 を施した後その上に更に A u めっき 2 8 を施すことにより、半導体チップを搭載するダイ付け工程、ワイヤーボンディング工程、樹脂封止工程等、の組立工程時の熱履歴によるリードフレームの酸化を考慮しなくて良いものとする。或いは、ダイ付け、ワイヤーボンディング、樹脂封止等、の組立工程を経るとしても、これらの段階において加わるべき温度条件が、リードフレームの酸化を考慮しなくて良い程度の低い温度で遂行可能なものとする。

このため、本発明では、下地金属としての N i を省略することができ、場合によっては、最上層の A u めっきも省略することができる。

P d 又は P d 合金めっき層 2 6 のような貴金属とモールド封止樹脂 3 0 （図 5）との間は、親和性が乏しいため、P d－P P F に比

べると、従来技術における A g めっきリードフレームはモールド封止樹脂との密着性に優れる傾向にある。現在主流となっている鉛を含まないはんだを用いると、高温リフローによってリードフレームと封止樹脂との剥離が生じ易くなっており、モールド樹脂 30 との密着性に有利な従来技術型の A g めっきリードフレームが市場に受け入れられる場合もある。

しかしながら、鉛を含まない外装はんだめっきは、めっき浴の管理が難しく、いまだ安定しためっき皮膜を形成するに至っていない。また、異常析出、ウィスカ等が発生が問題となる。このため、従来技術型の A g めっきリードフレームにおいても、P d 外装はんだめっきが有効となり得る。

P d - P P F は外部接続端子の基板への接合のみならず、ワイヤボンディングを行なうためのめっき皮膜を兼ねることから、リードフレーム全面に、N i 、P d 、A u めっきを行っているのが現状である。

しかしながら、本発明では、従来技術型の A g めっきリードフレームを使用してモールド樹脂封止後に、即ち、図 5 に示すように樹脂 30 により封止した後にアウターリード 12 の接続端子部のみに、P d めっき 26、又は P d めっきを施した後その上に更に A u めっき 28 を施すことで、貴金属である P d 及び A u の使用量を大幅に削減し、半導体パッケージの価格を低減することが可能となった。

したがって、上記のような本発明の半導体パッケージの外装めっき構造によると、従来の鉛を含まない外装めっき構造に比べて、次のような利点がある。

(1) 実装後のはんだめっきからのウィスカ等により短絡の可能性が少ない。これに対し、従来の、鉛を含まない外装はんだめっ

きにおいては、めっき浴の管理が難しく、安定しためっき皮膜を形成するのが困難で、異常析出を生じ易く、ウィスカー等による、端子間の短絡の問題がある。

(2) Pdめっきは、めっき浴が安定しているため、管理が容易であり、めっき皮膜も安定しているので、異常析出や、ウィスカーによる端子間の短絡等の可能性が低い。

(3) はんだめっきは、一般的に必要とされる厚みは $10\text{ }\mu\text{m}$ 程度で、めっき析出時間が $60\sim120$ 秒であるのに対し、Pdめっきは一般的に必要とされる厚み $0.05\text{ }\mu\text{m}$ 程度のめっき析出時間は5秒程度であり、その後、Auめっきを施す場合であっても、その厚さが極めて薄いため、めっき析出時間は5秒程度であり、従来の場合と比べめっき析出時間を $1/10$ 程度に押さえることが出来、生産性を大幅に向上させることが可能となる。

以上添付図面を参照して本発明の実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、本発明の精神ないし範囲内において種々の形態、変形、修正等が可能である。

#### 産業上の利用可能性

以上説明したように、本発明によれば、従来の、鉛を含まない外装はんだめっきと比較して、めっき浴の管理が容易で、安定しためっき皮膜を形成することができ、異常析出やウィスカー等による、端子間の短絡の問題を起こす可能性が少ない。また、めっきに要する時間を短くすることができ、生産性の大幅な向上が可能となる。

## 請 求 の 範 囲

1. 銅又は銅合金系素材を使用した半導体部品の外部接続端子の表面に、厚さ $0.3\mu\text{m}$ 以下のPd又はPd合金めっきを施すにあたって、前記素材とめっきするPd又はPd合金層との間に、下地層又は中間金属層を介在させることなく、前記めっきを施したことを特徴とする外装パラジウムめっき構造。

2. 前記Pd又はPd合金層の上面に、厚さ $0.1\mu\text{m}$ 以下のAu又はAu合金めっきを施すことを特徴とする請求項1に記載の外装パラジウムめっき構造。

3. 鉄又は鉄ニッケル系素材を使用した半導体部品の外部接続端子の表面に、厚さ $0.3\mu\text{m}$ 以下のPd又はPd合金めっきを施すにあたって、前記素材とめっきするPd又はPd合金層との間に、下地層又は中間金属層を介在させることなく、前記めっきを施したことを特徴とする外装パラジウムめっき構造。

4. 前記Pd又はPd合金層の上面に、厚さ $0.1\mu\text{m}$ 以下のAu又はAu合金めっきを施すことを特徴とする請求項3に記載の外装パラジウムめっき構造。

5. 銅又は銅合金系素材を使用した半導体部品の外部接続端子の表面に、厚さ $0.3\mu\text{m}$ 以下のPd又はPd合金めっきを施すにあたって、

少なくとも半導体チップを搭載するダイ付け、ワイヤーボンディング、及び樹脂封止、の工程の終了後に、前記外部接続端子の素材表面とめっきを施すPd又はPd合金層との間に、下地層又は中間金属層を介在させることなく、前記めっきを施すことを特徴とする半導体装置の製造方法。

6. 鉄又は鉄ニッケル系素材を使用した半導体部品の外部接続端

子の表面に、厚さ  $0.3 \mu\text{m}$  以下の Pd 又は Pd 合金めっきを施すにあたって、

少なくとも半導体チップを搭載するダイ付け、ワイヤーボンディング、及び樹脂封止、の工程の終了後に、前記外部接続端子の素材表面とめっきを施す Pd 又は Pd 合金層との間に、下地層又は中間金属層を介在させることなく、前記めっきを施すことを特徴とする半導体装置の製造方法。

Fig. 1




Fig. 2a

従来例




Fig. 2b

従来例




Fig.3




Fig.4





Fig.5



## INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2005/009286

## A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl.<sup>7</sup> C25D7/00, H01L23/50

According to International Patent Classification (IPC) or to both national classification and IPC

## B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl.<sup>7</sup> C25D5/00-7/12, H01L23/50

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2005
Kokai Jitsuyo Shinan Koho	1971-2005	Toroku Jitsuyo Shinan Koho	1994-2005

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

## C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X <u>Y</u>	JP 4-115558 A (Shinko Electric Industries Co., Ltd.), 16 April, 1992 (16.04.92), Page 2, upper left column, line 4 to page 4, lower left column, line 6 & EP 0474499 A2	1-4 <u>5, 6</u>
Y	JP 11-317487 A (Nissan Motor Co., Ltd.), 16 November, 1999 (16.11.99), Par. Nos. [0024] to [0033] (Family: none)	5, 6
A	JP 11-204713 A (Sony Corp.), 30 July, 1999 (30.07.99), Full text & US 6150712 A	1-4



Further documents are listed in the continuation of Box C.



See patent family annex.

## \* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&amp;" document member of the same patent family

Date of the actual completion of the international search

03 June, 2005 (03.06.05)

Date of mailing of the international search report

21 June, 2005 (21.06.05)

Name and mailing address of the ISA/  
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.



## A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int.Cl.<sup>7</sup> C25D7/00, H01L23/50

## B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int.Cl.<sup>7</sup> C25D5/00-7/12, H01L23/50

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2005年
日本国実用新案登録公報	1996-2005年
日本国登録実用新案公報	1994-2005年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

## C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X Y	JP 4-115558 A (新光電気工業株式会社) 1992.04.16, 第2頁左上欄 第4行-第4頁左下欄第6行 & EP 0474499 A2	1-4 5, 6
Y	JP 11-317487 A (日産自動車株式会社) 1999.11.16, 段落【002 4】-【0033】(ファミリーなし)	5, 6
A	JP 11-204713 A (ソニー株式会社) 1999.07.30, 全文 & US 6150712 A	1-4

C欄の続きにも文献が列举されている。

パテントファミリーに関する別紙を参照。

## \* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの  
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの  
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)  
「O」口頭による開示、使用、展示等に言及する文献  
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの  
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの  
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの  
「&」同一パテントファミリー文献

国際調査を完了した日

03.06.2005

国際調査報告の発送日

21.6.2005

国際調査機関の名称及びあて先

日本国特許庁 (ISA/J P)

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

酒井 英夫

電話番号 03-3581-1101 内線 3425

4E

3548